力旺NeoPUF論文獲ISSCC Takuo Sugano Award獎 並有7奈米導入風險試產

矽智財供應商力旺電子 (3529) 宣布其「A PUF Scheme Using Competing Oxide Rupture with Bit Error Rate Approaching Zero」榮獲國際固態電路學術研討會 (ISSCC)Takuo Sugano Award 傑出論文獎；而力旺本次獲獎論文的技術，已於 7 奈米先進製程完成可靠度驗證且有客戶導入試產。國際固態電路學術研討會(ISSCC) 為全球先進固態電路領域研發的領先指標，有晶片設計領域奧林匹克大會之美稱，而 Takuo Sugano 為日本半導體產業權威，亦為 ISSCC 重要專家會員，Takuo Sugano Award 即是 ISSCC 以其名所設，用以表彰半導體技術發展之卓越成就。

力旺得獎論文「A PUF Scheme Using Competing Oxide Rupture with Bit Error Rate Approaching Zero」是揭露一全新半導體技術，利用半導體製程中的細微差異，產生每片晶片獨一無二、無法複製的「指紋」，為物理性不可複製功能 (Physical Unclonable Functions，PUF) 領域一大創新突破，並將此技術命名為 NeoPUF。

NeoPUF 由特殊記憶體陣列架構 (Cell Array Architecture) 以及通過認證的安全性線路設計所組成，具有完美隨機性 (Randomness) 以及獨特性 (Uniqueness) 兩項優異特性，獨家專利設計能以硬體的方式產生高達 64 千位元的隨機亂碼，並在不需要使用輔助資料運算 (Helper Data) 的情況下就能達到零錯誤率(Zero Bit Error Rate)。

NeoPUF 技術取自 CMOS 標準邏輯元件，可廣泛用於各種邏輯製程，而且不需要昂貴的錯誤校正措施 (Error Correction)。經測試證明，NeoPUF 技術在 - 40°C 到 + 150°C 之間均呈現相當穩定的表現，不受製程或操作環境中的溫度與電壓影響，並已於 7 奈米先進製程完成可靠度驗證且有客戶導入試產。

NeoPUF 提供金鑰生成 (Key Provisioning)、加密引擎(Crypto Engine)、防篡改保護(Tamper Protection) 區塊，當 IC 產品設計內嵌 NeoPUF，可在晶片設計及製造階段就提供最根本的硬體防護。此外，NeoPUF 亦可應用於元件信任根 (Device Root of Trust)，支援安全啟動(Secure Booting) 防護等用途，相當適合人工智慧、物聯網及車聯網等高安全需求晶片。