華為AI晶片新突破：四晶片封裝技術挑戰台積電！

華為可能正準備要與台積電 (2330-TW) 一較高下。華為近期向中國國家知識產權局提交了一項具指標性的封裝技術專利，內容聚焦於四晶片封裝設計，極有可能應用於下一代人工智慧（AI）加速器 Ascend 910D。

此一設計架構高度類似於輝達 (NVDA-US) 的 Rubin Ultra，但更重要的是，該專利揭示了華為在先進封裝技術方面的快速進展，有望在未來與台積電在晶片封裝領域一較高下。

根據專利內容，華為提出一種四晶片封裝晶片的製造方法，儘管官方尚未明言與 Ascend 910D 的關聯，但多方業界資訊均指向該晶片處於研發階段。

專利中描述的晶片間互連方式，與台積電的 CoWoS-L 封裝技術及英特爾 (INTC-US) 的 EMIB 與 Foveros 3D 封裝方式相似。

雖然在先進製程與光刻技術方面，華為與中芯國際 (688981-CN) 仍落後於台積電，但在封裝技術的突破將是中國半導體產業突圍的關鍵。

透過整合多顆晶片於單一封裝中，華為能以較舊的製程技術，達到類似先進節點的運算效能，為對抗美國晶片出口限制提供可行方案。

據專利與相關產業消息，Ascend 910D 單晶片面積約 665 平方毫米，四晶片封裝總面積達 2660 平方毫米。若每顆晶片配置四顆 HBM 記憶體，總記憶體堆疊將達 16 顆，DRAM 總面積約 1366 平方毫米。

綜合來看，生產 Ascend 910D 晶片至少需要 4020 平方毫米的矽片面積。依照台積電的標準，這相當於五個 EUV 掩模版（858 平方毫米）。

儘管外界起初對 Ascend 910D 的真實性抱持保留態度，但專利與資料顯示，華為正在積極研發該款四晶片 AI 加速器，性能預計將超過輝達的 H100。

除了 910D，華為也傳正在研發代號為 Ascend 920 的次世代 AI 晶片，預計與輝達 H20 一較高下。儘管命名邏輯略有爭議，但從整體研發節奏與市場訊號來看，華為正快速擴大 AI 晶片版圖，加速實現晶片自主化的長遠戰略。