三星擬將2奈米導入HBM4E基底晶片！力拚領先SK海力士與台積電

根據南韓《商業周刊》報導，三星正考慮在第七代高頻寬記憶體 HBM4E 的基底晶片中導入 2 奈米製程。

根據報導，三星近期才剛完成業界首款商用 HBM4 的量產，同時也正著手對 HBM4E 的供電架構進行重新設計，以因應在相同封裝面積內，電源凸點從 13682 個增加到 14457 個所帶來的壓力。

在 HBM3 及更早期的產品世代中，基底晶片多半只扮演輔助角色，位置位於整個 HBM 堆疊的最底層，主要功能是提供電力並負責訊號傳輸與控制。

然而到了 HBM4 架構，基底晶片的定位開始出現變化，不再只是單純的支援元件，而是能直接執行部分運算相關工作，使其在整體系統中的重要性明顯提高。

在 HBM4 技術上，三星已具備一定優勢，採用自家晶圓代工的 4 奈米邏輯製程打造基底晶片，並搭配最新的 1c 等級 DRAM 製程。

相較之下，SK 海力士的方案則是向台積電 (2330-TW) 採購 12 奈米（N12）製程製作邏輯基底晶片。

若未來 HBM4E 進一步導入 2 奈米製程，三星在功耗效率、散熱表現以及晶片面積利用率等方面，可能進一步擴大領先幅度。

在 AI 記憶體競賽持續升溫之際，業界普遍將客製化 HBM4E 視為下一階段的重要戰場。

台積電已透露，計畫利用 3 奈米製程打造客製版本的 HBM4E，而 SK 海力士也正在開發自家方案，因此三星此番推進至 2 奈米節點，被外界解讀為試圖持續在製程技術上維持領先地位。

依照目前規劃，標準版 HBM4E 預計將在今年年中推出，而客製化產品則有望在下半年完成流片。

此外，報導也指出，三星選擇自行生產 HBM 基底晶片，除了技術整合考量外，也有助於提升其晶圓代工業務的產能利用率。

另一方面，2 奈米製程也將在三星位於美國德州泰勒的新晶圓廠擴產計畫中扮演關鍵角色。該工廠目前已開始進行設備安裝，目標是在今年底前完成首批晶圓流片。