華為發表「韜定律」號稱打破摩爾定律物理極限 不僅僅實現「彎道超車」

中國半導體市場周一 (25 日) 迎來一日狂歡。科創 50 指數單日大漲 5.88%，中芯國際、華虹公司等權重股集體走強，多檔半導體相關 ETF 創下歷史新高。引發這場市場震盪的核心關鍵，是華為在國際電路與系統研討會 (ISCAS 2026) 上由半導體業務總裁何庭波正式發表的「韜 (τ) 定律」(Tau Law)。

半個世紀以來，半導體產業始終遵循「摩爾定律」，透過縮小晶體管尺寸來提升性能，但隨著製程推進至 3 奈米以下，物理極限與指數級飆升的成本已成為難以逾越的天花板。對此，華為提出了全新的解題思路：「時間縮微」。

「韜定律」的核心在於系統性降低晶片內部的信號傳播時間常數τ。其中最關鍵的技術為「邏輯折疊」(Logic Folding)，該技術將傳統平面電路如折紙般立體排布，使信號走線長度最高縮短達 90%。

華為預計於今年秋季發布的新一代麒麟手機晶片，將是全球首款完整採用此技術的量產旗艦晶片，其晶體管密度預計將提升 53.5%，達到每平方毫米約 2.38 億個，水準已逼近台積電初代 3 奈米工藝。

「韜定律」最具戰略意義的影響在於，它為中國半導體產業提供了一條無需依賴荷蘭 ASML 極紫外光 (EUV) 微影機的可持續演進路徑。華為表示，透過器件、電路、晶片到系統四個層面的協同優化，華為預計到 2031 年，基於「韜定律」設計的高端晶片，其晶體管密度將達到業界 1.4 奈米製程的水準。

儘管台積電計畫在 2028 年量產 1.4 奈米產品，華為的進度稍晚，但這代表了競爭焦點的結構性遷移：從「誰能把晶體管做得更小」轉向「誰能用更好的架構與封裝整合出更強的系統」。

然而，這條新路徑並非毫無挑戰。邏輯折疊所依賴的 3D 堆疊方案面臨著嚴苛的散熱需求，且在大規模量產時的良率與能效表現，仍需待秋季麒麟晶片上市後接受真實終端環境的檢驗。

據市場研究公司 IDC 中國區董事總經理 Kitty Fok 表示，Tau 縮放定律是對半導體行業當前一些趨勢的總結，但似乎是公司首次嘗試將這些想法形成一個連貫的理論。他說：「這或許也能為中國半導體產業克服工藝節點限制提供一個新的參考點。」

據《財富中文網》指出，這不僅是一場「彎道超車」的嘗試，更是要在全球技術博弈中開闢出一條與傳統製程微縮並行的全新賽道，爭取定義未來競爭規則的主導權。