邏輯性能再增強！三星確認HBM5將採2奈米基礎裸晶 效能較HBM4E大增50%

南韓三星半導體今 (27) 日發布最新人物專訪，進一步揭露下一代 HBM 技術藍圖。

三星電子晶圓代工業務技術開發負責人具滋焄 (音譯) 在專訪中明確表示，該公司打算在 HBM5 世代導入 2 奈米製程打造基礎裸晶 (Base Die)，此舉旨在同時突破性能與能效瓶頸。

他指出，HBM5 運行速率料將比現有 HBM4E 提升逾 50%，其基礎裸晶將支援更高密度的矽穿孔 (TSV) 技術，以滿足未來 AI 與高效能運算對數據吞吐量的嚴苛需求。選擇 2 奈米作為基礎裸晶製程，正是為了在邏輯控制層面實現顯著的效能與功耗優化。

回顧近期動態，三星記憶體業務開發副總裁黃相俊 (音譯) 已於今年 3 月釋出類似信號，顯示三星正積極推進先進製程與記憶體堆疊技術的整合。

目前，三星在 HBM4 及 HBM4E 世代雖皆採用 4 奈米基礎裸晶，但兩者設計有所區別。三星充分發揮 4 奈米製程的靈活性，在 HBM4E 基礎裸晶中導入高密度、超高性質元件，成功達成每秒 14Gbps 以上的高速運作。

此外，透過更有效率的金屬層排列，不僅降低功耗，也改善散熱路徑，為後續 HBM5 的技術躍進奠定基礎。

市場預期，隨著 HBM5 導入 2 奈米，三星將在下一代 AI 記憶體競賽中搶占關鍵技術高地。