切合AI下終端裝置系統極小化趨勢 鈺創開發出RPC DRAMTM技術

有鑑於人工智慧趨勢確立，相關終端裝置的 Small Form Factor 需求崛起，所有系統必須極小化，看好此一技術變化，鈺創 (5351) 宣布成功開發新 DRAM 架構–RPC DRAMTM 技術，以迎接相關商機。下一波智慧浪潮席捲，消費性電子產品直指多元功能交互應用之隨身載具，多具備智慧通訊、資料影音即時傳輸等功能，而影音多媒體串流往往由於佔據大量頻寬及存儲成為系統架構瓶頸之一，也是系統設計者面臨的最大的挑戰之一。

看好此一趨勢，鈺創開發了一種新 DRAM 架構–RPC DRAMTM 技術，提供 x16 DDR3–LP DDR3 數據頻寬，採僅使用 22 個開關信號之 40 引腳 FI-WLCSP 封裝， 256 Mb DRAM 體積為 2 x 4.4 mm，所有 40 個引腳均採用業界標準之 400 微米錫球間距安裝在周邊，使其成為許多可穿戴之影音物聯網設備的理想存儲器。

鈺創之新型 RPC DRAMTM 也具備特殊應用 (ASIC) 記憶體的優點；採鈺創 RPC DRAMTM 之實體層 (Physical Layer，PHY)，可有 22 個開關信號，而輸出共有 40PHY 接合墊；比一般相同頻寬之 DDR3 PHY，所須的 47 個開關訊號(x16 data bus) 及達 100 PHY 接合墊，使用不到一半的接合墊用於特殊應用之記憶體接口。

緩衝記憶體常被用於影音多媒體系統中，以作為視頻的畫面播放速率轉換、顯示緩衝、鏡頭去扭曲及陰影校正、慢動作緩衝等；最常見的需求是存儲一兩個視頻幀 (即視頻速率轉換和顯示緩衝)，其它如慢動作視頻緩衝則較無硬體限制，這樣情況下，DDR3 DRAM x16 BGA 封裝即可滿足其需求；但卻常遇到穿戴式裝置之物理極限，以眼鏡型的影音傳輸播放系統為例，DDR3 所提供數據頻寬已足以作為影像顯示緩衝，但受限於 9x13mm BGA 封裝之體積，而不易導入至小型 AIOT 系統架構中。

DDR3 記憶體若採用 x16 規格於 96 引腳 BGA 封裝，體積大約 9 x 13 mm，即使改採 0.8 mm 間距 6 列 16 引腳，或改用 256 Mb 至 8Gb 任何容量之晶粒，其最小封裝體積維持不變。

不同於 BGA 封裝，一種先進封裝技術：扇入型晶圓級晶粒尺寸封裝 (Fan-In Wafer Level Chip Scale Packaging，簡稱 FI-WLCSP)，先在整片晶圓上進行封裝及測試，然後才切割成單一晶片，無需經過打線及填膠程序，封裝後的晶片尺吋與晶粒幾乎一致；其沒有基板，也沒有引線接合或倒裝晶片等封裝步驟，取而代之的是：沉積的電介質、光定義的導體、接著是電鍍和錫球落下測試，所有程序都在完整的晶圓上處理完成。

因為所有錫球必須適配於半導體晶粒的周邊，所以極不可能會將體積小晶粒用高引腳數封裝；因此，低容量記憶體較不可能採 FI-WLCSP 封裝，因其球間距太小而無法製造；另一方面，大容量 DRAM 晶粒可支持可製造的球間距，但因矽尺寸太大而無法承受熱循環應變：矽和 PCB 具有太大的熱膨脹係數而不匹配。

根據特殊應用之 ASIC 系統設計，假設的接合墊限制了邊緣粘合晶粒具有 240 個引腳，每側有 60 個接合墊，為 DDR3 接口預留了 100 個接合墊；採鈺創 PRC DRAMTM 實體層總共可節省 60 個 (每側少 15 個) 接合墊。比較此兩種記憶體方案，很顯然採用鈺創 RPC DRAMTM 的 ASIC 系統明顯小了 56.25%。