矽品攜手7家大學 開發多項扇出型封裝技術

隨著扇出型封裝 (Fan-out) 成為 5G、先進封裝發展的重要趨勢，封測龍頭日月光投控 (3711-TW)(ASX-US) 旗下矽品今 (29) 日宣布, 透過攜手國內 7 大名校，已掌握多項關鍵技術，在超級電腦高速運算領域獲得重要成果，不僅讓優秀學子在先進封裝發展歷程貢獻一己之力，也落實產學合作、人才培育的意涵。

矽品表示，長久累積的先進封裝實力在近年開花結果，獲得多數客戶的讚賞與肯定，公司從早期單晶片扇出型封裝 (Fan-Out Single Die)，進展到多樣扇出型解決方案，整個系列包含 FO-PoP (Package-on-Package)、FO-MCM (Multi-Chip-Module)、FO-EB (Embedded Bridge)、FO-SiP (System-in-Package) 等。

矽品指出，上述先進封裝技術可應用在旗艦級手機處理器、高速網路交換晶片與 AI 人工智慧處理器及穿戴裝置等不同產品領域上，讓晶片發揮更強大的系統整合效能。

研發中心資深副總曾維楨補充，依據產品應用需求開發出來的晶粒整合技術，不但提供不同晶粒水平方向的互聯，也往垂直方向延伸，開展出多層的堆疊架構，Fan-Out 技術主要在重佈線層 (RDL) 與通孔串接的能力，最終還要透過材料特性的搭配和高精度製程才能完成。

矽品自 2021 年起攜手中央、成大、逢甲、暨南、東海、台大、交大共 7 大校，完成多項半導體技術合作，透過深入的技術理論基礎研究，提供產品設計參考依據，如建立 AI 模型及導入智慧機台，提供力學及電性更精準且有效率的性能預測、各製程參數資料庫分析、多種金屬介面接合反應的微結構探討，也能提供失效機制分析及後續結構設計修正。

矽品向來著重精準的事前風險分析，透過模擬、設計、技術整合加上製程管制，達到穏定量產品質，因應未來 3D 封裝趨勢，矽品下世代 Fan-Out 技術，將以 FO-EB-T (TSV) 平台整合 3D 堆疊和微細線路設計，幫助客戶完成未來 AI、HPC 對先進封裝的需求，並透過產學合作，厚植職場競爭力。