業界首創 聯發科將AI導入早期電路布局 協助IC設計優化

聯發科 (2454-TW) 長期投入前瞻領域研究，近期再有突破性成果，今 (25) 日宣布，公司將機器學習導入晶片設計，運用強化學習 (Reinforcement learning) 讓機器透過自我探索和學習，預測出晶片中最佳電路區塊的位置 (location) 與形狀 (shape)，大幅縮短開發時間，並建構更強大性能的晶片。

聯發科也預計將該技術在 11 月於台灣舉辦的 IEEE 亞洲固態電路研討會 A-SSCC (Asian Solid-State Circuits Conference) 發表，並申請國際專利。

聯發科指出，此項 AI 先進技術注入了創新的演算法，針對極複雜的晶片設計，決定出最佳的電路配置， 除了可決定區塊 (block) 最佳的位置，還能調整出最佳的形狀，將機器學習應用在優化設計、減少錯誤與探索未知，協助工程師用更少的時間產出更佳的成果。

晶片設計研發本部群資深副總蔡守仁表示，不論是企業界和學術界，近年鮮少有早期電路區塊佈局的文獻研究。聯發科此次突破性發展，將 AI 和 EDA 結合出機器最佳化的電路區塊佈局擺放，協助研發人員提高效率並自動執行最佳化任務。

聯發科該技術也正逐步整合公司全線開發的設計流程中，包括用於手機、電視、網通等的晶片，將有效提升研發能量，縮短研發時程，協助公司及客戶快速搶占市場先機。

展望後市，隨著晶片複雜性不斷升高，如何讓數量龐大的組件處於最佳位置且功能正常，是晶片佈局規劃中的嚴峻挑戰。早期電路區塊佈局需仰賴人力及專案實務經驗，往往需要耗時數週才能產出方案給晶片系統開發者使用，聯發科透過跨部門合作，運用 AI 的機器學習演算法，可將時間縮短至一天甚至數個小時。

聯發科看好，其效益不只遠超越人工方式，更能透過 GPU 加速 (GPU acceleration)，提供多達數十項可行的開發方案，釋放出研發人力的時間及心力投注在其他更複雜的系統架構上。

此外，聯發科也運用模型的預先訓練技術，讓機器持續隨著專案演化，將一代優於一代的精神應用在公司的晶片開發上。

IEEE 國際固態電路學會旗下的亞洲固態電路研討會 (A-SSCC) 及國際固態電路研討會 (ISSCC)，被視為 IC 設計領域的旗艦型研討會，聯發科自 2004 年起，總共累計 85 篇論文被收錄在 ISSCC，是台灣唯一連續 19 年皆有作品入選的企業，體現公司在先進技術領域上的投入備受國際肯定。

隨著亞太區半導體產業影響力近年來持續增加，A-SSCC 也已成為 IC 設計領域學術發表的最高指標之一，歷年來在台灣、韓國、日本、新加坡等地區巡迴舉辦，成為半導體領域的年度盛事，今年聯發科研究論文為台灣業界唯一獲選 A-SSCC 的公司，實為業界之光。