SK海力士推16層HBM3e 推升位元容量上限

SK 海力士近日宣布正開發 16 層 HBM3e 產品，每顆 Cube 容量達 48GB，預計 2025 年上半年送樣，根據 TrendForce 最新研究，該產品的潛在應用包括 CSP 自行研發的 ASIC 和通用 GPU，可望進一步推升位元容量上限。

TrendForce 表示，HBM 供應商以往在各世代皆推出兩種不同堆疊層數的產品，如 HBM3e 世代原先設計 8 層及 12 層，HBM4 世代規劃 12 層及 16 層。在各業者已預定於 2025 年下半年陸續投入 12 層 HBM4 的情況下，SK 海力士選擇在 HBM3e 追加推出 16 層產品，可歸因於兩點因素。

首先，台積電 (2330-TW)(TSM-US) CoWoS-L 可提供的封裝尺寸將於 2026 和 2027 年間擴大，每 SiP(系統級封裝) 可搭載的 HBM 顆數也增加，但後續升級仍面臨技術挑戰和不確定性。在量產更高難度的 16 層 HBM4 前，可先提供客戶 16 層 HBM3e 作為大位元容量產品的選擇。以每 SiP 搭載 8 顆 HBM 顆數計算，16 層 HBM3e 可將位元容量上限推進至 384GB，較輝達 (NVDA-US) Rubin 的 288GB 更大。

再者，從 HBM3e 進展到 HBM4，IO 數翻倍帶動運算頻寬提高，此升級造成晶粒尺寸放大，但單顆晶粒容量維持在 24Gb，從 12 層 HBM3e 升級至 12 層 HBM4 的過程中，16 層 HBM3e 可作為提供低 IO 數、小晶粒尺寸和大位元容量的選項。

TrendForce 認為，SK 海力士的 16 層 HBM3e 將採用 Advanced MR-MUF 堆疊製程，和 TC-NCF 製程相比，使用 MR-MUF 的產品更容易達到高堆疊層數及高運算頻寬。在 HBM4 及 HBM4e 世代皆預計設計 16 層產品的情況下，SK 海力士率先量產 16 層 HBM3e，將能及早累積此堆疊層數的量產經驗，以加速後續 16 層 HBM4 的量產時程。SK hynix 後續亦不排除再推出 Hybrid bonding 製程版本的 16 層產品，以拓展運算頻寬更高的應用客群。