Intel 18A-P進入風險試產較18A提升9%效能且無需重新設計晶片

2026年06月23日（優分析／產業數據中心報導）⸺ 英特爾Intel(INTC-US)於2026年VLSI Symposium（超大型積體電路研討會）宣布，新一代製程技術Intel 18A-P已正式進入風險試產（Risk Production）階段，代表在全面商業化量產前，早期製造批次已開始運作。

18A-P是建立在Intel 18A平台上的首個效能強化版本，而18A本身被視為英特爾重返先進製程領導地位的關鍵節點。該製程屬於約2奈米至1.4奈米等級的Å世代技術，採用RibbonFET環繞式閘極（GAA）電晶體架構，以及PowerVia背面供電技術（BSPDN），藉由提升電晶體密度、改善供電效率與降低訊號干擾，滿足AI、高效能運算（HPC）及資料中心晶片日益提升的運算需求。目前英特爾已在亞利桑那州Fab 52廠部署18A製程，並規劃應用於Panther Lake處理器及未來AI加速器產品，作為重建晶圓代工競爭力的重要基礎。

18A-P，如何優化？

根據英特爾公布的數據，相較於原版的Intel 18A製程，18A-P可實現兩種不同優化方向：

• 在相同功耗下，效能提升9%。

• 或者，在相同性能下，功耗降低18%。

實際應用上，晶片設計業者可依產品需求選擇不同優化策略。例如高階遊戲電腦可能選擇效能提升方案，以獲得更高運算速度；而商務筆電則可能偏向低功耗設計，以延長電池續航力。

散熱表現同樣獲得明顯改善。

英特爾指出，18A-P的熱阻表現提升20%至40%，意味著晶片在高負載運作下能產生更少熱量，並更有效地將熱能排出。對於AI推論、高效能運算（HPC）、資料中心伺服器及高階遊戲硬體等需長時間維持高時脈運作的應用而言，這項改善具有實際價值。

較佳的散熱能力可降低熱節流（Thermal Throttling）發生機率，使處理器在高負載環境下維持高頻運作更長時間，進一步提升整體運算效能。

在技術架構方面，18A-P導入多項新設計，其中最重要的是Power Boost技術。該技術採用新型雙接點（Dual Contact）低電阻電晶體結構，可提升電晶體驅動電流，同時避免電容大幅增加，進而支援更高運作頻率。

此外，英特爾透過材料與結構優化，將晶片內部不同層之間垂直連接結構的電阻降低10%至30%。較低電阻意味著訊號傳輸速度更快，同時減少能量以熱能形式流失，有助於提升整體能源效率。

這次18A-P最具商業價值的特色之一，在於其完整相容既有18A設計規則（Design Rule Compatible）。英特爾表示，採用18A製程開發的晶片設計、標準元件架構以及矽智財（IP）均可直接沿用至18A-P，無須重新設計晶片。這意味著客戶能在保留既有研發成果的情況下，直接升級至效能與能效更佳的製程平台，不僅可縮短產品開發與驗證周期，也有助降低設計成本與加速產品上市時程。

除了18A-P量產進展外，英特爾晶圓代工部門（Intel Foundry）也在VLSI Symposium上展示多項下一世代製程研究成果，透露未來半導體技術發展方向。

首先是CFET（Complementary Field Effect Transistor）技術。英特爾展示單晶片整合式CFET反相器架構，透過垂直堆疊NMOS與PMOS元件，在45奈米閘極間距下實現更高電晶體密度。CFET被視為後FinFET與RibbonFET時代的重要發展路徑之一。

其次是在12吋晶圓上整合氮化鎵（Gallium Nitride，GaN）功率元件與矽邏輯電路。英特爾展示約1,000個邏輯閘規模的數位控制模組，顯示GaN與矽製程整合已逐步朝實用化邁進。該技術未來可望應用於高效率電源管理與資料中心電力系統。

另外，英特爾也展示減法式釕（Ruthenium）互連技術，並搭配Air Gap結構設計。相較於傳統銅互連方案，新技術可降低最高35%的寄生電容，有助提升訊號速度並降低功耗。

隨著18A-P進入風險試產階段，英特爾不僅試圖縮小與先進製程競爭對手之間的差距，也積極建立晶圓代工客戶對18A平台的信心。未來市場將持續關注18A-P正式量產時程、外部客戶導入進度，以及CFET、GaN整合與新型互連技術是否能順利接棒，成為下一波先進製程競爭的核心關鍵。

※ 本文經「優分析」授權轉載，原文出處:原文連結
※ 免責聲明：文中所提的個股、基金、期貨商品內容僅供參考，並非投資建議，投資人應獨立判斷，審慎評估風險。