〈成電論壇〉聯發科：將會採用台積電3奈米 並布局先進封裝

成功大學今 (10) 日舉辦成電論壇第一屆，聯發科 (2454-TW) 副總高學武表示，現今公司已採用台積電 (2330-TW) 5 奈米、4 奈米製程生產晶片，未來 3 奈米聯發科也一定會採用，並與客戶共同布局先進封裝，將應用在資料中心等領域。

高學武指出，半導體在各領域含量不斷增加，推升產業年複合成長率達 10% 以上，尤其車用，儘管聯發科車用晶片營收占比重不高，不過，已看到未來全球碳中和將帶動電動車趨勢，進一步帶動晶圓消耗量。

車用晶片現今業界主流製程多布局在 55、40 奈米，針對現今供應鏈產能吃緊，高學武坦言，現今成熟製程節點產能仍相當緊張，將持續爭取新產能，滿足客戶需求，但最重要的仍須仰賴晶圓廠擴充新產能。

高學武看好，隨著製程不斷往前邁進，終端產品、晶片廠也會跟進，如蘋果 (AAPL-US) 每年均推出搭載最新製程晶片的手機，英特爾 (INTC-US) 也持續推出新節點的 CPU，藉此提升終端產品性能。

此外，由於摩爾定律發展即將到極限，聯發科也採用封裝整合延續定律，藉由整合同質晶片與異質晶片，突破摩爾定律的限制，聯發科目前已採用台積電的 CoWoS、InFO 等封裝技術，應用在資料中心等，未來也會進一步採用 3D IC。

高學武強調，聯發科會在台積電推出最新製程的時候就使用，打拳擊不能只打一代，要當可延續的拳王，也要成為全球各產品的最大供應商。