台積電CoPoS加速布局 台灣相關設備與材料商進入驗證關鍵期

AI 半導體需求爆發驅動先進封裝技術快速演進，面板級封裝 (FOPLP) 成為各方角力的新戰場。TrendForce 分析，台積電 (2330-TW)(TSM-US) 短期聚焦 CoPoS (Chip-on-Panel-on-Substrate) 並鎖定 310×310mm 基板尺寸，2026 年為相關設備與材料商的驗證關鍵期，預計 2027 年進入試產，並規劃於 2028 下半年正式量產。下一階段布局重點則將轉向 Glass Core Substrate，合理量產時程推估落在 2030 年後。

TrendForce 指出，Glass Core Substrate 技術突破目前仍面臨多重挑戰。核心製程 TGV (Through Glass Via) 需克服雷射能量不穩定導致孔徑一致性不足、鑽孔過程產生的細微玻璃裂紋、蝕刻液難以深入 10μm 孔徑影響導通效果，以及大規模量產條件下的動態對位精度等問題。

在材料端，玻璃雖具備先天平整性佳的優勢，但基板尺寸放大至 500×500mm 以上後，維持整面奈米級平整度的難度將大幅提升。此外，多層異質材料堆疊下的熱膨脹係數 (CTE) 不匹配問題，也可能在製程中引發翹曲，進而影響曝光對位精度與整體良率。

在此背景下，TrendForce 指出，台灣面板廠具備先發優勢。目前已有面板廠在 PMIC 與 RF 等成熟製程的 FOPLP 上實現量產，封裝尺寸達 620×750mm，這既是發揮折舊完畢大尺寸面板產線剩餘價值的最佳體現，亦創造額外現金流。

更重要的是，面板廠多年積累的大尺寸方形玻璃搬送、對位與均勻沉積的知識技術，是向 TGV 等核心基板加工技術邁進的重要基礎，與半導體廠及 OSAT 廠商之間存在清晰的差異化與互補空間。

台灣本土面板相關材料與設備廠商亦在關鍵環節有所布局。在材料端，特化廠商推出低溫固化介電層材料，將製程溫度壓至 180°C 以下，從源頭減少熱應力累積，降低翹曲風險。在設備端，有廠商採用先以雷射改質，後再進行蝕刻的兩階段鑽孔製程，相較傳統直接雷射燒蝕，更能精準控制 10μm 以下孔形，已通過國際 IDM 大廠驗證，出貨量逐步提升。

TrendForce 認為，台灣面板廠在大尺寸玻璃加工的工藝積累，若能與半導體大廠在先進封裝與製程整合上的優勢相互結合，輔以本土材料與設備供應鏈的生態系支撐，並順應台積電持續推進在地化採購的政策，將有望壓縮 Glass Core Substrate 技術成熟的學習曲線，並為台灣面板產業找到轉型升級的方向。