三星揭AI晶片封裝路線圖 玻璃基板最快2029年商用

三星電子(005930KS) 正加速布局AI晶片先進封裝，並揭露面板級封裝（PLP）、玻璃基板與混合鍵結等技術路線圖，計畫將已用於行動裝置的PLP技術延伸至AI伺服器市場，商用時程預估落在2028年前後；玻璃基板最快可能於2029年商用，但2030年前後被認為更為實際。

扇出型面板級封裝（FO-PLP）是在方形面板上進行晶片封裝，相較於採用圓形晶圓的扇出型晶圓級封裝（FO-WLP），能減少邊緣材料浪費。根據業界統計，以12吋晶圓為基準，PLP方式通常可產出5倍以上的晶片，提升生產效率。

三星先前已將PLP技術應用於Google Pixel手機的部分行動應用處理器，以及Galaxy Watch採用的Exynos W1000處理器，兩者均使用415×510毫米的大尺寸面板生產。未來三星將延續既有面板規格，把累積的量產經驗與基礎設施導入AI伺服器晶片封裝。

相較之下，台積電正推進310×310毫米的FO-PLP面板，規劃2027年試產、2028年下半年商用。三星採用的415×510毫米面板面積約211,650平方毫米，是台積電面板約96,100平方毫米的2.2倍。

理論上，面板尺寸愈大，單次可封裝的晶片數量愈多，生產效率也愈高，但同時必須克服翹曲、厚度均勻性及位置對準等良率控制難題。AI伺服器晶片封裝還需要整合多顆邏輯晶片與高頻寬記憶體（HBM），技術難度遠高於行動裝置。

三星電子表示，將持續沿用415×510毫米面板，預估PLP量產時間與台積電相近，約落在2028年前後。面對AI晶片封裝持續大型化，三星也同步投入玻璃基板研發。玻璃較傳統有機材料具備更佳的尺寸穩定性，熱膨脹係數也能調整至接近矽的水準，有助控制大型封裝的翹曲問題。

三星預估，玻璃基板最快可能於2029年商用，不過2030年前後較為實際。隨著晶片封裝尺寸不斷擴大，尺寸控制難度同步升高，玻璃基板可望成為解決相關問題的方案。

在垂直整合方面，三星也正推動混合鍵結技術。現行HBM主要透過矽通孔與微凸塊連接多層DRAM，但堆疊層數增加後，封裝厚度與散熱壓力也隨之上升。混合鍵結可省去微凸塊，直接透過銅接點連接晶片，將連接間距由約20至25微米縮小至10微米以下，進一步降低封裝厚度、改善散熱及電氣性能。

三星同時探索將邏輯晶片由HBM堆疊底部移至頂部。透過混合鍵結縮減堆疊厚度後，可望縮短供電路徑並改善散熱，為HBM封裝結構帶來更多設計空間。